新的矢量指令。从路线图上看，Gracemont之后还不会有一款“XXXmont”系列核心，Intel正在研究这款新的内核在2023年时有可能不具备的性能、频率和特性。上面这些是架构的名称，而实际产品有可能可能会有另外的代号，也就是酷睿系列近些年来仍然用于的“XXX-Lake”命名，比如代号为Ice Lake的处理器就是由Sunny Cove架构的CPU内核与Gen11核心显示卡牵头包含。
活动中的另一个有一点注目的消息是，Intel未来的架构很有可能与工艺制程脱离关系。Raja Koduri和Murthy Renduchintala博士说明称之为，为了让产品线享有一定的弹性，未来这些架构的近期产品将以当时能用的最佳工艺制程推向市场。
虽然没说明，但(公众号：)指出这应当意味著目前早已名存实亡的“Tick-Tock”策略完全被扫进了历史的垃圾桶，未来某些核心设计横跨有所不同制程的情况可能会沦为常态。窥视Sunny Cove架构每次听见全新处理器架构的消息时，大家最期望的都是对于新的架构的详细分析，以及比较前代的变化情况。
自Skylake于2015年首次发售以来，到目前为止Intel早已发售了Kaby Lake、Coffee Lake和Coffee Lake三代小改款，由于每代提高都并不大，被玩家戏称为“挤牙膏”。虽然这次Intel展出了全新的Sunny Cove架构，但失望的是其信息还过于全面，主要集中于在架构设计的后端部分。
Intel将其微体系结构改版分成两个有所不同的部分：标准化性能提高和类似用途性能提高，标准化性能提高指完整IPC（每时钟指令）吞吐量或频率减少，IPC的减少有可能来自核心更加长（每个时钟继续执行指令更加多）、加深（每个时钟更加多分段）或更加智能（通过前端更佳的数据传输），而频率一般来说是构建和过程的函数，而类似用途性能提高可以通过其他加快方法（如专用IP或专用指令）来改良特定方案中用于的某些工作阻抗。据报，Sunny Cove在标准化性能和类似用途性能两个方面具有全方位的提高。在架构的后端部分，Intel早已做到了还包括减少高速缓存大小、减少核心继续执行宽度、减少L1存储比特率等改良。
Sunny Cove架构的L1数据内存从32KB升级为48KB，一般来说当内存容量减小时，内存并未击中的概率将以平方根的比例减少，因此Sunny Cove架构的L1内存并未命中率理论上可增加22％。同时Sunny Cove架构Core和Xeon处理器的L2内存也将分别比目前的256KB和1MB有所增加，明确容量尚未可知。此外，微操作（uOp）内存和二级TLB虽然不属于后末端，但其容量也都比起目前有所增加，这将有助机器地址切换。
图中还可以看见一些其他变更，例如继续执行端口从8减少到10，容许一次从调度程序中取得更加多指令；轻排序缓冲区的调度也从每个周期4条指令减少到5条指令；端口4和端口9链接到了一个循环数据存储，使比特率加倍，但AGU存储功能也减少了一倍，这将有助减少L1-D大小。Sunny Cove架构的继续执行端口也再次发生了根本性变化，下文闻右图：我们看见Intel为核心的整数部分配有了更好LEA单元，以协助展开内存传输速率计算出来，有可能有助通过必须频密内存计算出来的安全性减轻来协助提高性能损失，或者协助获取具备恒定位移的高性能阵列代码。端口1从Skylake端口5提供MUL（乘法）单元，有可能用作新的均衡，但此处还有一个整数分频器单元。这是一个小小的调整，Cannon Lake在其设计中也有一个64位IDIV（带符号整数乘法）单元，在这种情况下，它将64位整数乘法从97个时钟（混合指令）减少到18个时钟，Sunny Cove有可能与之类似于。
在整数运算单元方面，端口5的乘法单元已沦为“MulHi”单元，在其他架构中，它不会在寄存器中留给最重要的半字节以便更进一步用于，但目前无法确认它在Sunny Cove核心中的方位到底是什么。在浮点运算单元方面，Intel减少了配对资源，这是出于避免代码中瓶颈的考虑到。Intel没在核心的浮点运算部分解释FMA（熔加运算）的功能，但既然核心内有一个AVX-512单元，这些FMA中就不应最少有一个与之交互。
Cannon Lake只有一个512位的FMA，这个FMA很有可能在这里，而Xeon的可拓展版本可能会有两个FMA。Intel所列的其他改版还包括分支预测器的改良，以及由TLB和L1-D带给的有效地阻抗延后减少。不过得知，有人认为这些改良无法协助到所有用户，有可能只有全新的算法才能用于这些特定部分的核心能力。除了架构上的差异，Sunny Cove还减少了新的指令以协助减缓专业计算出来任务。
随着AVX-512单元的经常出现，新的架构将反对用作大算术计算出来的IFMA（带符号熔加运算）指令，这些指令在密码学中十分简单。Sunny Cove还反对Vector-AES、Vector Carryless Multiply、SHA、SHA-NI以及Galois Field指令，这些指令也是密码学的一些元素中的基本建构块。
Sunny Cove反对更大的内存容量，其主存储器分页表从4层减少到了5层，反对最少57bit线性地址空间和最多52bit物理地址空间，这意味著服务器处理器理论上可反对单插槽4TB内存。根据Intel之前的Xeon路线图，Sunny Cove将在2020年与Ice Lake-SP一起在服务器领域上市。为了安全性起见，Sunny Cove具备多密钥仅有内存加密和用户模式指令防治功能。
Gen11核心显示卡2015年，Intel发售了使用Gen9核心显示卡的Skylake处理器，不过随后Kaby Lake和Coffee Lake的核心显示卡都只是Gen9.5而非Gen10。实质上，Intel 10nm Cannon Lake处理器就让对应Gen10，但Intel未曾公布过带核心显示卡的PC末端Cannon Lake处理器。今天，Intel首席架构师、核心与视觉计算出来集团高级副总裁兼边缘计算出来解决方案总经理Raja Koduri必要发布了全新的Gen11核心显示卡，并申明了在2020年发售独立国家图形处理器的计划。
根据路线图，Gen11核心显示卡将于2019年开始随10nm处理器一起面世，配有64个EUs（增强型继续执行单元），运算规模是此前Gen 9核心显示卡的2倍，浮点运算性能多达1TFlops。这64个EUs被分为4个切片，每个切片由2个8EUs的子切片构成，每个子切片皆享有指令内存和3D采样器，而较小的4个切片则享有2个媒体采样器、1个PixelFE以及额外的读取/存储硬件。
Intel并没透漏过于多关于如何提升EU性能的下文，但回应EU内部的浮点运算单元模块是新的设计，反对较慢（2x）FP16性能。每个EU皆像以前一样反对7个线程，这意味著整个GPU有512个所发管道，Intel回应早已新的设计了内存模块，并将GPU的L3内存减少到3MB，比起Gen9.5减少了4倍。
Gen11核心显示卡的一项根本性改良是再一反对了瓦片式图形，这让Intel沦为时隔2014年的NVIDIA和2017年的AMD之后，最后一个构建这一特性的PC GPU供应商。虽然瓦片式图形不是解决问题GPU性能问题的灵丹妙药，但是优化较好的瓦片式图形可以很好的适应环境核心显示卡的比特率容许。
与此同时，Intel的可用内存传输技术也有所改善，在最佳情况下性能可提升10%，平均值可提升4%。GTI模块现在反对每个时钟读取64字节以减少吞吐量，以与新的设计的内存模块相配合。
Gen11核心显示卡还反对Intel全新的多速率着色技术Coarse Pixel Shading（细像素着色），这与NVIDIA的星型像素着色很相近，能让GPU增加阴影部分像素所需的图形操作者量。Intel为CPS展出了两个展示，其中像素阴影分别作为与照相机距离和屏幕中心涉及的一个函数，当物体离照相机或屏幕中心较近时图形量减少，其设计目的是协助VR构建注视点图形等功能，Intel回应游戏在反对这一技术后可提升大约30％的帧亲率。Raja Koduri宣告了Intel独立国家显示卡业务的新产品品牌：Xe，目前仍被非正式的称作“Gen12”系列，将从2020年开始覆盖面积从客户端到数据中心的所有领域，也涵括了未来的核心显示卡解决方案，Intel期望Xe从入门到中档，再行到发烧友以及AI，都能向竞争对手最差的产品发动竞争。
Xe将从10nm节点开始，为未来几代图形奠下基础，并将遵循Intel的单一堆栈软件哲学，即期望软件开发人员需要利用CPU、GPU、FPGA和AI，所有这些都用于同一套API，这指出Intel早已准备好环绕一个品牌向前发展。作为架构日活动的一部分，Intel在现场展开了大量芯片展示，据信这些展示皆是基于新的Sunny Cove核心和Gen11核心显示卡，目前的展示牵涉到项目还包括7-Zip应用于和铁拳7游戏两部分。7-Zip项目比较必要，展示机的同频性能相比于SkyLake平台提升了75%，展出了Sunny Cove架构的Vector-AES和SHA-NI等新的指令所带给的类似用途性能提高。
而在铁拳7中，Sunny Cove+Gen11的展示机与SkyLake+Gen9比起更加流畅，几乎远超过30fps的低于拒绝。转变芯片生产方式的Foveros3DPCB注目过半导体芯片设计的人都应当确切，目前生产的大多数CPU和SoC都是基于单片芯片的模具，即在PCB和转入系统之前，单片硅片内就早已不具备了所需的一切。此外，还有一些具有分享相连的多芯片PCB，以及将有所不同芯片通过高速点对点相连在一起的载板或嵌入式桥产品。
在现代芯片设计中，仅次于的挑战之一是尽量减少芯片面积，这样可以降低成本和功耗，并且可以使其更容易在系统中实行。不过，当牵涉到到提高性能时，大型单芯片或多芯片PCB的缺点之一是与内存距离太远，因此Intel打算将3D填充引进大众市场。Raja讲解称之为，Intel数十年来仍然专心于高性能工艺节点，企图尽量多的获释其内核性能。
除此之外，Intel还以类似于的节奏运营IO优化工艺节点，但更加合适PCH或SoC类型的功能。126x和127x是Intel进程节点技术的内部编号系统，不过图上并没区分出有带上“+”后缀的节点变体。
Raja展出了现有的2019年工艺技术，计算出来核心方面有10nm的1274工艺，IO方面有14nm的1273工艺，而本次讲解的Foveros 3D填充技术工艺代号是P1222。展望未来，Intel将不断扩大其节点基础，以便它可以覆盖面积更好的功率和性能点。为了构建这一目的，一种方法是通过贴片和PCB，为每种情况下的工作自由选择最佳晶体管，无论是CPU、GPU、IO、FPGA、RF还是其他东西，只要用于准确的PCB，就可以将它们放到一起以获得最佳的优化。
这正是Foveros的用武之地。Foveros是英特尔新的发售的有源载板技术，其设计比起2018年发售EMIB（嵌入式多芯片点对点桥接）2DPCB技术，更加限于于小尺寸产品或对内存比特率拒绝极高的产品。在这些设计中，每比特传输的数据的功率非常低，而PCB技术要处置的是凹凸间距增大、凹凸密度减小以及芯片填充技术。
Intel回应Foveros早已准备就绪，可以大规模生产。这个技术的第一次递归不像上面的幻灯片那么简单，只是用于了一组相连到下面PCH的CPU核心，但Intel可以在有所不同的芯片上用于有所不同的晶体管类型，比如在一块用于22FFL制程的载板上摆放一组10nm的CPU。
Intel在架构日现场展出了Foveros芯片，其使用22FFL IO芯片作为有源载板，后用TSV（硅通孔技术）相连了一颗10nm芯片，其中包括1个Sunny Cove内核和4个Atom内核（有可能是Tremont）。这款微型芯片尺寸为12*12，待机功率仅有为2mW，看上去或许是面向移动设备。
在Intel的幻灯片上可以看见，Sunny Cove内核的“Big CPU”具有0.5 MB公用L2内存，4个小型Atom内核则有1.5MB分享L2内存，两组核心分享4MB L3内存。芯片还构建了64EUs的Gen11核心显示卡、四地下通道LPDDR4内存控制器（4*16bit），以及反对DisplayPort 1.4的MIPI（移动产业处理器模块）。Jim Keller回应，Intel正在尝试用于Foveros技术生产许多新的玩意儿，想到哪些有可能沦为一个好产品，因此在2019年和2020年业内应当能看见更好Foveros产品。
一些周边消息在本次架构日活动中，最“没有激情”的部分应当是有关数据中心产品的辩论。Intel之前早已发布了企业市场接下来的两款产品是Cascade Lake和Cooper Lake，皆以14nm为基础，专心于强化安全性以及协助加快的AI指令，随后还不会有10nm的Ice Lake Scalable，但也仅此而已。不过在活动中Intel还是证实了Ice Lake将基于Sunny Cove架构打造出建构，并展出了Ice Lake Xeon 10nm处理器的PCB，却是一点安慰性的新消息吧。
此外，Intel还在活动上讲解了傲腾技术、One API软件以及深度自学参照堆栈等内容。One API软件：Intel宣告发售“One API”项目，以修改横跨CPU、GPU、FPGA、人工智能和其它加速器的各种计算出来引擎的编程。该项目还包括一个全面、统一的开发工具人组，以将软件给定到能仅次于程度加快软件代码的硬件上。公开发行版本预计将于2019年公布。
傲腾技术：Intel傲腾数据中心级长久内存作为一款新产品，构建了内存般的性能以及数据的持久性和存储的大容量。这项技术通过将更加多数据放在更加相似CPU的方位，使应用于在人工智能和大型数据库中的更加大量的数据集需要取得更慢的处理速度。
其大容量和数据的持久性增加了对存储展开采访时的时延损失，从而提升工作阻抗的性能。Intel傲腾数据中心级长久内存为CPU获取内存行（64B）加载。一般来说，当应用于把加载操作者定向到傲腾长久内存或催促的数据不出DRAM中内存时，傲腾长久内存的平均值空闲加载延后约为350ns。如果构建规模化，傲腾数据中心级固态盘的平均值空闲加载延后大约为10000ns（10μs），这将是明显的改良。
在某些情况下，当催促的数据在DRAM中时，不管是通过CPU的内存控制器展开内存还是由应用于所引领，内存子系统的响应速度预计与DRAM完全相同（大于100 ns）。Intel还展出了傲腾与QLC固态硬盘的融合，将减少对最常用数据的采访延后。总体来说，这些对平台和内存的改良重塑了内存和存储层次结构，从而为系统和应用于获取了完备的自由选择人组。
深度自学参照堆栈（Deep Learning Reference Stack）：这是一个构建、高性能的开源堆栈，基于Intel至强劲可拓展平台展开了优化。该开源社区版本目的保证人工智能开发者可以精彩采访Intel平台的所有特性和功能。
深度自学参照堆栈经过高度调优，研为云原生环境而建构。该版本可以减少构建多个软件组件所带给的复杂性，协助开发人员较慢展开原型研发，同时让用户有充足的灵活性度打造出自定义简化的解决方案。操作系统：Clear Linux 操作系统可根据个人研发市场需求展开自定义，针对Intel平台以及深度自学等特定用例展开了调优；选曲：Kubernetes可基于对Intel平台的感官，管理和选曲面向多节点集群的容器化应用于；容器：Docker容器和Kata容器利用Intel虚拟化技术来协助维护容器；函数库：Intel深度神经网络数学核心函数库（MKL DNN）是Intel高度优化、面向数学函数性能的数学库；运营时：Python针对Intel架构展开了高度徵优和优化，获取应用于和服务继续执行运营时反对；框架：TensorFlow是一个领先的深度自学和机器学习框架；部署：KubeFlow是一个开源、行业驱动型部署工具，在Intel架构上获取较慢体验，更容易加装和用于。
原创文章，予以许可禁令刊登。下文闻刊登须知。
本文来源：ku平台官方网站-www.josiahabroad.com